

Soluzione della Prova Scritta di Complementi di Elettronica II

19 Giugno 2009

- 1) Per l'invertitore ad area minima la capacità di ingresso risulta

$$C_{inv1} = (1 + \varepsilon)C_{M1} = 1.63fF \quad C_{M1} = C_{ox}L_{MIN}^2 + 2L_{MIN}C_{GS0} = 0.65fF$$

con $\varepsilon=1.5$. Siccome per $V_T=0.4V$ e $V_{DD}=1.8V$ si ha $F(V_T/V_{DD})=2.09$, il ritardo caratteristico della tecnologia vale

$$t_{p0} = \frac{2C_{inv1}F(V_T/V_{DD})}{\beta'_n V_{DD}} = 18.0ps$$

Il *parasitic effort* dell'invertitore vale invece:

$$P_{inv} = \frac{2C_{GS0} + K_{eq}C_{j0}L_{SD}}{2C_{GS0} + C_{ox}L_{MIN}} \simeq 0.51$$

dove si è sfruttato $L_{SD}=2L_{MIN}$.

I *logical effort* sono:

$$g_{nor} = \frac{1 + 3\varepsilon}{1 + \varepsilon} = 2.2 \quad g_{nand} = \frac{3 + \varepsilon}{1 + \varepsilon} = 1.8 \quad g_{exor} = \frac{(2 + 2\varepsilon)}{(1 + \varepsilon)} = 2$$

inoltre i *parasitic effort* sono $p_{nand}=p_{nor}=3p_{inv}=1.52$ e $p_{exor}=4p_{inv}=2.03$.

- 2) Affinchè siano uguali i ritardi al nodo $O1$ ed $O2$ è necessario che siano uguali i ritardi dal nodo X ad $O1$ ed $O2$. Imponendo l'uguaglianza di tali ritardi otteniamo:

$$t_{p0} \left(g_{nor} \frac{C_1}{C_{nor}} + p_{nor} \right) = t_{p0} \left(g_{exor} \frac{C_2}{C_{nand}} + p_{nand} \right)$$

Siccome p_{nor} e p_{nand} sono uguali otteniamo la semplice relazione di proporzionalità fra C_{nor} e C_{nand} :

$$C_{nor} = \frac{g_{nor} C_1}{g_{nand} C_2} C_{nand}$$

Questa relazione consente di ottenere un *branching effort* indipendente dai dimensionamenti:

$$b_x = 1 + \frac{C_{nor}}{C_{nand}} = 1 + \frac{g_{nor} C_1}{g_{nand} C_2} = 1.96$$

- 3) La relazione fra C_{nor} e C_{nand} individuata al punto precedente assicura che i ritardi al nodo $O1$ ed $O2$ siano uguali. Nel seguito consideriamo quindi il percorso di segnale dall'ingresso IN al nodo $O2$. Il *logical effort* vale $G=g_{exor} g_{nand}=3.6$, mentre l'*electrical effort* risulta $H=C_2/C_{inv1}=73.7$. Il *path effort* complessivo è quindi $F=GHb_x=519.1$. Noto il valore di $p_{inv}=0.51$, lo *stage effort* ottimo della tecnologia risulta $\rho=2.82 + 0.71p_{inv}=3.18$, quindi il numero ottimo di stadi per il circuito in esame risulta $\hat{N}=\ln F / \ln \rho=5.4$. Scegliamo di usare sei stadi e quindi lo *stage effort* ottimo vale $\hat{f}=\sqrt[6]{F}=2.83$.

Noto il valore di $\hat{f}$ si possono calcolare dimensionamenti degli stadi:

$$C_{nand} = \frac{g_{nand} C_2}{\hat{f}} = 76.2fF \quad C_{exor} = \frac{g_{exor} b_x C_{nand}}{\hat{f}} = 105fF \quad C_{add1} = \frac{C_{exor}}{\hat{f}} = 37.1fF$$

$$C_{add2} = \frac{C_{add1}}{\hat{f}} = 13.1fF \quad C_{add3} = \frac{C_{add2}}{\hat{f}} = 4.61fF$$

dove C_{add1} , C_{add2} e C_{add3} sono le capacità degli invertitori aggiunti. Inoltre il valore di C_{nor} si ottiene dal legame fra C_{nor} e C_{nand} discusso al punto (2):

$$C_{nor} = (b_x - 1)C_{nand} = 72.9fF$$

Il ritardo complessivo vale quindi:

$$t_p = t_{p0}(6 \cdot \hat{f} + 4p_{inv} + p_{exor} + p_{nand3}) \simeq 22.6 t_{p0} \simeq 407ps.$$